



PATENT ABSTRACTS OF JAPAN

(11) Publication number: **07134642 A**

(43) Date of publication of application: 23.05.95

(51) Int. Cl. **G06F 5/00**
H03M 7/40

(21) Application number: 05280911

(71) Applicant: **SEIKO EPSON CORP**

(22) Date of filing: 10.11.93

(72) Inventor: TODOROKI MITSUNARI

(54) DATA TRANSFER DEVICE


decoders to the memory 3 is mediated.

(57) Abstract:

COPYRIGHT: (C)1995,JPO

PURPOSE: To simultaneously execute plural decoding processings and to improve the throughput of the data output of a data transfer device by providing a memory access mediation device.

CONSTITUTION: The memory access mediation device 7 reads data from a memory 3 and delivers the memory data to plural data decoders, read timings from the respective decoders are controlled by a mediation circuit 14 and the data read from the memory 3 are stored in registers 15 and 16. An STR1-115 and an STR2-119 are write signals for fetching the memory data to the registers 15 and 16 and become strobe signals for informing the data decoders of that the data are readable at the same time. The data decoders read the memory data stored in the registers 15 and 16 after it is confirmed that the strobe signals became active. By such constitution, access from the plural data



(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平7-134642

(43)公開日 平成7年(1995)5月23日

(51)Int.Cl.⁸

G 0 6 F 5/00

H 0 3 M 7/40

識別記号

H

庁内整理番号

8842-5 J

F I

技術表示箇所

審査請求 未請求 請求項の数 1 O L (全 7 頁)

(21)出願番号

特願平5-280911

(22)出願日

平成5年(1993)11月10日

(71)出願人 000002369

セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 森 晃成

長野県諏訪市大和3丁目3番5号 セイコ

ーエプソン株式会社内


(74)代理人 弁理士 鈴木 喜三郎 (外1名)

(54)【発明の名称】 データ転送装置

(57)【要約】

【構成】 データ転送装置において複数のデータ復号器を同時に動作させるために、メモリアクセス調停装置を付加することにより、一方のデータ復号装置がデータ復号中に、他方のデータ復号装置にMPUがアクセスし復号データの読み出しができる。

【効果】 複数のデータ復号装置を使い分けることで、圧縮データを格納したメモリを効率的にアクセスし復号データを出力することができる。



【特許請求の範囲】

【請求項 1】 データ、アドレス、制御信号の入出力を制御する MPU I/F と、圧縮されたデータを復号する複数のデータ復号器と、メモリアクセス調停装置から構成されることを特長とするデータ転送装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明はデータ転送装置の構成に関する。

【0002】

【従来の技術】 従来のデータ転送装置の例を説明する。図 3 は、従来のデータ転送装置の構成図である。20 は MPU (1) のデータ、アドレス、制御信号の入出力を制御する MPU I/F であり、21、22 は複数のデータ復号器、23 はメモリ (3) からデータを読み出しデータ復号器 (21、22) にメモリデータを受け渡すメモリ I/F である。

【0003】 例えば、算術符号、ハフマン符号などのエントロピー符号化によりデータを圧縮し、圧縮したデータをメモリに格納する。メモリに格納されたデータをデータ復号器 (21、22) により復号し、復号されたデータを MPU から読み出すことにより、MPU はあたかも元データをメモリから読み出しているように見える。データ復号器として算術符号復号器、ハフマン符号復号器などの高効率の圧縮技術を用いた復号器を適用することにより、実際のメモリの容量より見かけ上大きな容量のメモリにアクセスしているように MPU から見える。

【0004】 複数のデータ符号器 (21、22) をデータ転送装置に内蔵したとき、MPU (1) は MPU I/F (20) に対して、MPU の制御信号 (141)、アドレス信号 (142)、データ信号 (143) を通してデータ転送装置にアクセスする。MPU I/F は MPU からの制御信号 (141) とアドレス信号 (142) からデータ復号器 1 (21) とデータ復号器 2 (22) を制御する信号を生成する。

【0005】 DEN1 (144) はデータ復号器 1 (21) のイネーブル信号であり DEN1 をアクティブにするとデータ復号器は復号処理を行う。RDY1 (145) はデータ復号器 1 のデータレディー信号であり、メモリ (3) に格納された圧縮データを復号し、データ復号器 1 のバッファが復号データにより全て満たされたとき、MPU が復号データを読み出すことができることを通知する信号である。RDY1 (145) がアクティブとなったとき、MPU は DEN1 (144) をディセーブルとし、データ復号器 1 (21) の復号処理を中止し、復号データを DATA1 信号 (147) により読み込む。146 はデータ復号器 1 (21) を制御する各種制御信号であり、AD1 (148) はデータ復号器 1 の内部レジスタにアクセスするためのアドレス信号である。データ復号器 2 (22) においても、各信号の定義

はデータ復号器 1 (21) と同様であり、DEN2 (149) はデータ復号器 2 (22) のイネーブル信号、RDY2 (150) はデータ復号器 2 (22) のデータレディー信号、151 はデータ復号器 2 に対する MPU からの各種制御信号、DATA2 (152) はデータ信号であり、AD2 (153) はデータ復号器 2 (22) の内部レジスタにアクセスするためのアドレス信号である。

【0006】 データ復号器 1 (21) とデータ復号器 2 (22) は、それぞれメモリ (3) に対して RD 信号 (159、161)、メモリアドレス (160、162) を生成し、メモリデータ信号 MD (156) からメモリに格納されているデータを読み出す。メモリ I/F ではこれらの信号を MUX により選択し、メモリ (3) に対して RD 信号 (157) とメモリアドレス MD (158) を出力している。このとき、複数のデータ復号装置から出力される RD 信号、メモリアドレスの選択は MPU I/F から出力される MSEL (154) により制御される。

【0007】

【発明が解決しようとする課題】 しかし、上記した従来技術では、データ復号器 1 によりデータを読み出す場合、データ復号器 1 (21) を DEN1 によりイネーブルとし、MSEL によりメモリアドレスを切り換えてデータ符号器 1 の圧縮技術により圧縮されたデータが格納されたメモリへアクセスする。一方、データ復号器 2 によりデータを読み出す場合、データ復号器 2 (22) を DEN2 によりイネーブルとし、MSEL をデータ復号器 2 のアドレスに切り換え、メモリにアクセスする。このとき、データ復号器 1 はディセーブルにする必要があり、複数のデータ復号器を同時にイネーブルとして動作させることはできない。

【0008】

また、MPU がデータ復号器 1 (21) を動作させていたときに、データ復号器 2 (22) からデータを読む必要が生じたとき、データ復号器 1 (21) の処理を停止させ、モードをデータ復号器 2 (22) に切り換えた後、データ復号器 2 の処理をスタートさせ、復号データをリードするという手順が必要となり、データ復号器 1 とデータ復号器 2 のデータを交互に読み込み、動作状態を頻繁に変更するとき全体の処理効率が悪くなる。

【0009】 また、算術符号器などのデータ復号処理は、多数の処理ステップが必要となり処理時間が長くなる。このとき MPU は復号データが出力されるまで、データ復号装置の処理を待つことになる。

【0010】 複数のデータ復号器からのメモリへのアクセスを調停する手段をデータ転送装置に付加することにより、複数のデータ符号化装置の処理を停止することなく、異なる圧縮技術により圧縮されたデータを同時に復号することができる。このため、MPU は交互にデータ

復号器にアクセスしデータを読み込むことも可能となり、メモリアクセスを効率よく行うことができる。さらに、データ復号器を停止するなどのデータ復号器の切り換え処理ルーチンを削除することができる。

【0011】このように本発明では、MPUからの制御を簡単にし、複数の復号処理を同時に実行することによりデータ転送装置のデータ出力のスループットの向上を実現することを目的とする。

【0012】

【課題を解決するための手段】本発明の請求項1記載のデータ転送装置は、マイクロプロセッサ(MPU)と、データ、アドレス、制御信号の入出力を制御するMPUI/Fと、圧縮されたデータを復号する複数のデータ復号器と、メモリアクセス調停装置から構成されることを特長とする。

【0013】

【実施例】以下、実施例により本発明の詳細を示す。

【0014】本実施例では、複数のデータ復号器に対してメモリへのアクセスを調停する装置をメモリI/Fとして適用する構成をとり、これにより、従来の方式に比較してMPUがメモリに効率的にアクセスすることが可能となる。

【0015】図1は、本発明の構成を示すブロック図である。1はマイクロプロセッサ(MPU)であり、2は本発明のデータ転送装置であり、3はROM、フラッシュメモリ、RAMなどの汎用メモリであり、4はMPU(1)の制御信号(101)、アドレス信号(102)、データ信号(103)の入出力を制御するMPUI/Fであり、5、6は複数のデータ符号器であり、7はメモリ(3)からデータを読み出しデータ復号器(5、6)にメモリデータを受け渡すメモリアクセス調停装置である。図1ではデータ復号器として2つのデータ復号器による例を示しているが、データ復号器の数は限定していない。また、データ復号器として算術符号、ハフマン符号などのエントロピー符号のデータ復号器、メモリに格納されたデータを所定ビット長に切り出す処理などデータに何らかの処理を施し出力するデータ復号器、JPEGなどの高効率圧縮技術を用いた画像符号器、またはメモリデータを透過的に読み出すデータ復号器などがある。データ復号器1、2は同一機能のデータ復号器を2つ用いることも、異なる機能のデータ復号器を用いることも可能である。

【0016】複数のデータ符号器(5、6)をデータ転送装置に内蔵したとき、MPU(1)はMPUI/F(4)に通じてデータ転送装置にアクセスする。MPUI/F(4)はMPUからの制御信号(101)、アドレス信号(102)、データ信号(103)からデータ復号器1(5)とデータ復号器2(6)を制御する信号を生成する。

【0017】DR1(104)はデータリード信号であ

り、データ復号器1(5)により復号されたデータをMPUがリードしたことを通知する信号である。RDY1(105)はデータ復号器1のデータレディー信号であり、メモリ(3)に格納された圧縮データを復号し、データ復号器1のバッファが復号データにより全て満たされ、MPUが復号データを読みだすことができることを通知する信号である。106はデータ復号器1(5)を制御する各種制御信号であり、AD1(108)はデータ復号器1の内部レジスタにアクセスするためのアドレス信号である。復号データはデータ信号DATA1(107)によりMPUI/Fを通しMPUに読み込まれる。図1の本実施例では、図3の従来例に対しDEN1、2の復号イネーブル信号を削除し、DR1を付加している。データ復号器は内部のデータ用バッファがいっぱいになったとき、RDY1(105)によりMPUにデータの読み込みが可能であることを通知すると同時にデータ復号処理を一時中断する。MPUがデータ復号器1により復号されたデータを読み込んだときMPUI/FはDR1(104)をアクティブにする。データ復号器1はDR1を復号処理の再スタート信号として復号処理を再開する。このような処理手順を実装することによりMPUはデータレジスタを通して復号データを読み出すだけで次々と連続する圧縮データを復号することができる。また、データ復号器として透過読み出し手段を適用した場合も、次のアドレスを自動生成する機能を有することでデータレジスタからデータを読み出すことで指定したメモリアドレスからデータを連続して読み出すこともできる。

【0018】データ復号器2(6)においても、各制御信号の定義はデータ復号器1(5)と同様であり、DR2(109)はデータ復号器2のデータリード信号、RDY2(110)はデータ復号器2(6)のデータレディー信号、111はデータ復号器2に対するMPUからの各種制御信号、DATA2(112)はデータ信号であり、AD2(113)はデータ復号器2(6)の内部レジスタにアクセスするためのアドレス信号である。

【0019】図3に示す従来例では、データ復号器1(21)とデータ復号器2(22)は、それぞれメモリ(3)に対してRD信号(159、161)、メモリアドレス(160、162)を生成しメモリにアクセスする。このとき、MPU(1)により指定されたMSELによりどちらのデータ復号器が有効になるかが選択され、メモリデータ信号MD(156)からメモリに格納されているデータを読み出していた。従来の構成ではデータ復号装置は一方のみアクティブにして動作させるため、一方がデータ復号処理中に他方のデータ復号装置がメモリにアクセスする処理は実現できない。

【0020】本発明のデータ転送装置では、メモリアクセス調停装置を用いることにより複数のデータ復号器を同時に動作させ、MPUから効率よくメモリにアクセス

することを可能とする。

【0021】図2はメモリアクセス調停装置(7)の構成を示すブロック図である。11、12はデータ復号器(5、6)からのアドレス信号を記憶するレジスタであり、13はレジスタに記憶されたアドレスMAD1(130)、MAD2(131)を選択しメモリ(3)にメモリアドレスMA(123)を出力するマルチプレクサ(MUX)であり、15、16はメモリから出力されたデータを記憶するレジスタであり、14はデータ復号器1、2からのデータリクエスト信号REQ1、REQ2(114、118)を入力してMUXのセレクト信号(132)とメモリへのリード信号(122)とレジスタへのメモリデータのライト信号(115、119)を出力し、データ復号器1、2のそれぞれから発行されるメモリリード要求REQ1、REQ2を調停する調停回路である。

【0022】データ復号器1から圧縮データを格納したメモリアドレスMAD1(116)とREQ1(114)をメモリアクセス調停装置(7)に入力し、レジスタ(11)で記憶する。ここで、データ復号器2のリード処理が行われていない場合、データ復号器1のメモリアドレスMAD1とリード信号(122)をメモリに入力しメモリデータMAを出力するリード処理をすぐに行うことができる。しかし、データ復号器2のリード要求REQ2によりメモリからデータ読み込み処理を行っている場合、読み込み処理が終了するまでデータ復号器1はメモリにアクセスできない。それぞれの復号器からのリードタイミングの制御が調停回路(14)により行われる。メモリ(3)から読みだされたデータは、レジスタ(15、16)に格納される。STR1(115)、STR2(119)はメモリデータをレジスタへ取り込むライト信号であると同時に、データ復号器1、2にデータが読み込み可能であることを通知するストロブ信号となる。データ復号器はストロブ信号がアクティブになったことを確認後、レジスタ(15、16)に格納されたメモリデータをリードする。上記構成により複数のデータ復号器からメモリへのアクセスを調停している。

【0023】本実施例では、調停回路14の構成として2つの方式を説明する。

【0024】図4は競争選択方式によるメモリリードの調停を説明する図である。競争選択方式は、先に発行されたメモリリード要求REQ1、2が有効となりメモリデータがレジスタ(15、16)に格納されるまで、後に発行された要求が受け付けられず、先に発行されたREQのリード処理が終了後、後に発行された要求REQに対する処理を行うものである。

【0025】図4に示す各信号の定義は図2に従うものとする。また、EVENTはクロック数をカウントしたイベント数を示している。

【0026】EVENT1でデータ復号器1からリード要求REQ1がなされたとき、ここでREQ2が要求されていない場合、調停回路はMAとしてMAD1を選択し、RD信号をアクティブにしてメモリデータを読み込み、EVENT5でSTR1をアクティブにしレジスタ(15)を更新する。

【0027】EVENT4でデータ復号器2からREQ2が要求されているが、REQ1の処理終了まで読み込み処理の待ち状態となる。その後、EVENT6からREQ2の処理がスタートしMAD2をMAとしてメモリにアクセスし、EVENT9でSTR2をアクティブにしレジスタ(16)を更新する。

【0028】EVENT11でREQ2の要求がかかり、EVENT12でREQ1の要求がかかる。図4の方式は、先に要求をかけたデータ復号器の処理を優先するため、EVENT11-15にかけてA2-2アドレスのデータをレジスタ16に書き込む処理を実行する。引き続き、EVENT12で発行されたREQ1の処理を行い、A1-2アドレスのデータを読み込む処理を実行する。

【0029】上記したように競争選択方式は、先に要求されたデータが必ず先に出力される方式である。ただし、同時にリード要求が生じた場合、どちらかに優先権をもたせることになる。

【0030】図5は優先順位選択方式によるメモリリードの調停を説明する図である。優先順位選択方式は、データ復号器1、2に優先順位を与え、優先順位の低いデータ復号器からのリード要求処理中に、優先順位の高いデータ復号器からリード要求された場合、優先順位の低いデータ復号器の読み出し処理を中止し、優先順位の高いデータ復号器の読み出し処理を先に実行する方式である。

【0031】図5に示す各信号の定義は図2に従うものとする。EVENTはクロック数をカウントしたイベント数を示している。また、優先順位はREQ1の優先順位が高いものとする(REQ1>REQ2)。

【0032】EVENT9までの処理は図4に示した方式と同一な処理となる。ただし、EVENT4でのREQ2の要求に対して、EVENT5のREQ1に対するメモリ読み出し処理の終了まで、REQ2の処理を待機しているが、これはREQ1の優先順位が高いため、処理待ち状態となっている。

【0033】EVENT11でREQ2の要求がかかり、EVENT12でREQ1の要求がかかる。図5の方式は、優先順位の高いデータ復号器の処理を優先するため、EVENT11で発行されたREQ2の処理を中止し、EVENT12-16にかけてA1-2アドレスのデータをレジスタ15に書き込むREQ1の処理を実行する。引き続き、EVENT11で発行されたREQ1の処理再実行し、A2-2アドレスのデータを読み込

む処理を行う。

【0034】上記したように優先順位選択方式は、優先順位の高いデータ復号器のデータが先に出力される方式であるため、優先順位の高いデータ復号器のデータ読み込み要求が頻繁になされるとき、優先順位の低いデータ復号器はデータを読み込むことができなくなり、全体としてメモリデータ転送のスループットが悪くなる恐れもあるが、最短アクセスタイムを規定するなどの方法により優先順位の低いデータ復号器の読み出し処理に制御を移すことができる。

【0035】

【発明の効果】以上述べたように、本発明では、複数のデータ復号器を同時に動作させ、一方のデータ復号器がデータ復号処理中に、他方のデータ復号器からMPUがデータを読み込むことができるため、メモリアクセスのスループットが向上する。

【0036】算術符号、ハフマン符号などの高効率圧縮技術を用いて圧縮したデータをメモリに格納し、復号されたデータをMPUが読みだすことにより、MPUはあたかも元データを読み出しているように見える。このとき、次のデータの復号動作の再開信号としてデータリード信号を用いることにより、MPUは所定のパラメータを復号開始時に設定するだけで、レジスタを読み出す毎に連続したアドレスに格納された圧縮データを読み出すことができる。また、データ復号器として高効率の圧縮技術を用いた場合、MPUからは実際のメモリの容量より見かけ上大きな容量のメモリにアクセスしているように見える。さらに、音声と画像のように性質の異なるデータを同一のメモリ上に記憶した場合、異なる圧縮技術によるデータ復号器を適応的に切り換えることにより圧縮率の向上が期待できる。

【図面の簡単な説明】

【図1】 本発明の構成によるデータ転送装置を示すブロック図。

【図2】 メモリアクセス調停装置の構成を示すブロック図。

【図3】 従来例の構成を示すブロック図。

【図4】 調停回路における競争選択方式を説明する図。

【図5】 調停回路における優先順位選択方式を説明する図。

【符号の説明】


- 1・・・マイクロプロセッサ (MPU)
- 2・・・データ転送装置
- 3・・・メモリ
- 4・・・MPUI/F
- 5・・・データ復号器1
- 6・・・データ復号器2
- 7・・・メモリアクセス調停装置
- 11・・・アドレスレジスタ

- 12・・・アドレスレジスタ
- 13・・・マルチプレクサ (MUX)
- 14・・・調停回路
- 15・・・データレジスタ
- 16・・・データレジスタ
- 20・・・MPUI/F
- 21・・・データ復号器1
- 22・・・データ復号器2
- 23・・・メモリI/F
- 10 24・・・マルチプレクサ
- 25・・・マルチプレクサ
- 101・・・制御信号
- 102・・・アドレス信号
- 103・・・データ信号
- 104・・・データリード信号
- 105・・・データレディー信号
- 106・・・制御信号
- 107・・・データ信号
- 108・・・アドレス信号
- 20 109・・・データリード信号
- 110・・・データレディー信号
- 111・・・制御信号
- 112・・・データ信号
- 113・・・アドレス信号
- 114・・・データリード要求信号
- 115・・・データストローブ信号
- 116・・・メモリアドレス信号
- 117・・・メモリデータ信号
- 118・・・データリード要求信号
- 30 119・・・データストローブ信号
- 120・・・メモリアドレス信号
- 121・・・メモリデータ信号
- 122・・・リード信号
- 123・・・メモリアドレス信号
- 124・・・メモリデータ信号
- 130・・・メモリアドレス信号
- 131・・・メモリアドレス信号
- 132・・・セレクト信号
- 141・・・制御信号
- 142・・・アドレス信号
- 143・・・データ信号
- 144・・・復号イネーブル信号
- 145・・・データレディー信号
- 146・・・制御信号
- 147・・・データ信号
- 148・・・アドレス信号
- 149・・・復号イネーブル信号
- 150・・・データレディー信号
- 151・・・制御信号
- 50 152・・・データ信号

9

- 153・・・アドレス信号
 154・・・モードセレクト信号
 156・・・メモリデータ信号
 157・・・リード信号
 158・・・メモリアドレス信号


【図 1】




10

- 159・・・メモリリード信号
 160・・・メモリアドレス信号
 161・・・メモリリード信号
 162・・・メモリアドレス信号


【図 2】



【図 3】



【図 4】



【図 5】

